Please use this identifier to cite or link to this item: http://dspace.univ-tiaret.dz:80/handle/123456789/12461
Title: Mise en place d’une méthodologie formelle pour la simulation et la validation des architectures à base de GPU
Authors: ZOUANEB, Imane
Keywords: Système sur Puce, Système Embarqué Temps Réel, GPU, UML, MARTE, Event B, Theory Event B, Génération de code, Détection de pics, ACP.
Issue Date: 30-May-2023
Publisher: Université IBN KHALDOUN- Tiaret
Abstract: Un système sur Puce (SoC) est un système électronique complet intégré sur une puce. Il peut être constitué d’une ou plusieurs unités de calcul dont le GPU. Le GPU est considéré comme un coprocesseur permettant de paralléliser l’exécution des tâches sur le SoC et de décharger le CPU. La modélisation et la spécification d'un Système sur Puce embarqué n'est pas une tâche facile à faire. Il existe de nombreuses méthodes pour modéliser ce type d'applications. Nous proposons de faire le couplage entre deux méthodes : une spécification semi-formelle par UML et le profil MARTE chargé de la modélisation des systèmes embarqués temps réel, et une spécification formelle en Event B sûre, valide et prouvée par un outil pertinent appelé RODIN. Nous avons généré un code GPU (CUDA et OpenCL) à travers les raffinements successifs de la spécification formelle du SoC en Event B et nous avons aussi proposé de nouveaux types en utilisant le Theory plug-in. Nous avons développé quelques applications parallèles sur GPU tels que l’addition vectoriel, la détection de pics de spectre Raman et la classification par ACP pour optimiser le temps d’exécution et faire une comparaison avec le code généré automatiquement.
URI: http://dspace.univ-tiaret.dz:80/handle/123456789/12461
Appears in Collections:Doctorat

Files in This Item:
File Description SizeFormat 
Thèse doctorat Zouaneb Imane Mai 2023.pdf8,52 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.