Approche à base d’opérateurs pour la validation formelle de systèmes micro-électroniques orientés NoC

Abstract

Les travaux de recherche menés par cette thèse s’effectuent dans le cadre des projets au niveau du laboratoire LIM (Laboratoire de la recherche Informatique et Mathématique Université de Ibn Khaldoun de Tiaret). Ils s’inscrivent dans l’utilisation de la méthode formelle Event-B et l’outil de développement RODIN en vue d’effectuer la réalisation des systèmes micro-électroniques embarqués. L’idée à développer consiste à enrichir le processus de conception d’un système embarqué par la notion de preuve formelle délivrée par l’outil RODIN. Plus précisément, il s’agit de développer un flot de conception permettant de générer de manière incrémentale (à base des opérateurs de raffinement qui manipulent des théories) et prouvée (couvre le code VHDL et les propriétés de système) une architecture microélectronique synthétisable. L’application durant ce projet et le développement d’un système de communication à base des réseaux sur puce tolérant aux fautes pour les systèmes multiprocesseurs sur puce (MultiProcessor System on Chip–MPSoC) à base de technologie FPGA. L’objectif principal de la thèse est d’introduire la notion d’opérateurs au niveau du concept de raffinage utilise dans la méthode Event-B.Le domaine d’applications concerne des systèmes micro- électroniques notamment les NoC (Network-On-Chip) développés en utilisant les technologies FPGA pour créer des systèmes auto-organisés. Le travail de recherche à mener consiste à introduire un ensemble d’opérateurs algébriques dans le processus de spécification qui commence à partir d’un modèle abstrait de haut niveau vers un modèle concret qui est représenté par une description VHDL ou RTL. L’objectif est de mettre en place un ensemble de règles formelles permettant de générer automatiquement ou semi automatiquement certaines actions de raffinages qui se terminent par l’étape de la génération de code. La contribution de cette thèse consiste à commander le processus de raffinage et proposer un ensemble de choix aux concepteurs de circuits comme une large solution permettant d’optimiser l’architecture cible à base de la technologie FPGA. Les systèmes à base NoC : architectures à base de FPGA tolérantes aux fautes, seront adoptés comme exemple d’explication plus qu’une étude de cas de validation de l’approche proposés.D’un autre coté plusieurs formalismes seront explorés dans la littératures tels que BIP, CSP pour avoir une formalisation fine de la notion de raffinages. L’introduction de la notion d’opérateurs de raffinement (créer, enrichir, restreindre, renommer) au niveau de Event-B par l’intermédiaire des théories implique la révision du système de façon plus générique, par l’ensemble des obligations de preuves développées au niveau de l’outil RODIN dédié à la méthodologie Event-B.